Vor Ort
Merkzettel Warenkorb
  • Produktbild: Layout Optimization in VLSI Design
  • Produktbild: Layout Optimization in VLSI Design
Band 8 - 12%

Layout Optimization in VLSI Design

Aus der Reihe Network Theory and Applications
12% sparen

139,99 € UVP 160,49 €

inkl. gesetzl. MwSt., Versandkostenfrei

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

31.12.2001

Herausgeber

Bing Lu + weitere

Verlag

Springer Us

Seitenzahl

288

Maße (L/B/H)

24,1/16/2,1 cm

Gewicht

599 g

Auflage

2001

Sprache

Englisch

ISBN

978-1-4020-0089-8

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

31.12.2001

Herausgeber

Verlag

Springer Us

Seitenzahl

288

Maße (L/B/H)

24,1/16/2,1 cm

Gewicht

599 g

Auflage

2001

Sprache

Englisch

ISBN

978-1-4020-0089-8

Herstelleradresse

Springer-Verlag GmbH
Tiergartenstr. 17
69121 Heidelberg
DE

Email: GPSR Kontakt

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)
  • Produktbild: Layout Optimization in VLSI Design
  • Produktbild: Layout Optimization in VLSI Design
  • Preface. 1. Integrated Floorplanning and Interconnect Planning; H.-M. Chen, et al. 2. Interconnect Planning; J. Cong. 3. Modern Standard-cell Placement Techniques; X. Yang, et al. 4. Non-Hanan Optimization for Global VLSI Interconnect; J. Hu, S.S. Sapatnekar. 5. Techniques for Timing-Driven Routing; J. Lillis. 6. Interconnect Modeling and Design with Consideration of Inductance; L. He. 7. Modeling and Characterization of IC Interconnects and Packagings for the Signal Integrity Verification on High-Performance VLSI Circuits; Y. Eo. 8. Tradeoffs in Digital Binary Adder Design: the Effects of Floorplanning, Number of Levels of Metals, and Supply Voltage on Performance and Area; V. Kantabutra, et al.