• Produktbild: SOC (System-on-a-Chip) Testing for Plug and Play Test Automation
  • Produktbild: SOC (System-on-a-Chip) Testing for Plug and Play Test Automation
Band 21 - 12%

SOC (System-on-a-Chip) Testing for Plug and Play Test Automation

12% sparen

93,99 € UVP 106,99 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

30.09.2002

Herausgeber

Krishnendu Chakrabarty

Verlag

Springer Us

Seitenzahl

200

Maße (L/B/H)

28,5/21,5/1,8 cm

Gewicht

1380 g

Auflage

2002

Sprache

Englisch

ISBN

978-1-4020-7205-5

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

30.09.2002

Herausgeber

Krishnendu Chakrabarty

Verlag

Springer Us

Seitenzahl

200

Maße (L/B/H)

28,5/21,5/1,8 cm

Gewicht

1380 g

Auflage

2002

Sprache

Englisch

ISBN

978-1-4020-7205-5

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: GPSR Kontakt

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: SOC (System-on-a-Chip) Testing for Plug and Play Test Automation
  • Produktbild: SOC (System-on-a-Chip) Testing for Plug and Play Test Automation
  • Overview.- On IEEE P1500’s Standard for Embedded Core Test.- Test Planning, Access and Scheduling.- An Integrated Framework for the Design and Optimization of SOC Test Solutions.- On Concurrent Test of Core-Based SOC Design.- A Novel Reconfigurable Wrapper for Testing of Embedded Core-Based SOCs and its Associated Scheduling Algorithm.- The Role of Test Protocols in Automated Test Generation for Embedded-Core-Based System ICs.- CAS-BUS: A Test Access Mechanism and a Toolbox Environment for Core-Based System Chip Testing.- An Integrated Approach to Testing Embedded Cores and Interconnects Using Test Access Mechanism (TAM) Switch.- Design for Consecutive Testability of System-on-a-Chip with Built-In Self Testable Cores.- Test Data Compression.- Deterministic Test Vector Compression/Decompression for Systems-on-a-Chip Using an Embedded Processor.- Diagnostic Data Compression Techniques for Embedded Memories with Built-In Self-Test.- Interconnect, Crosstalk and Signal Integrity.- Testing for Interconnect Crosstalk Defects Using On-Chip Embedded Processor Cores.- Signal Integrity: Fault Modeling and Testing in High-Speed SoCs.- On-Chip Clock Faults’ Detector.