Gutscheinbedingungen

Gültig bis 19.08.2026 | Gültig für Spielzeug, Filme, Musik, Software, Games, Elektronik, Geschenke & Trends, Schreibwaren, Hörbücher und Hörbuch-Downloads (außer Abo & Shelfies), gebrauchte Bücher, nicht preisgebundene Bücher und Kalender | Einlösbar unter osiander.de und in der Osiander App | Click & Collect nur mit Online-Zahlung (Paypal/Kreditkarte) vorab | Einzelne Artikel können ausgeschlossen sein | Nicht kombinierbar mit anderen Gutscheinen oder Preisaktionen | Nur einmal pro Einkauf einlösbar | Gutschein wird auf max. 500€ Bestellwert angerechnet | Keine Barauszahlung | Digitale Hörbücher nur für Android  | Nicht gültig für preisgebundene Artikel (aufgrund der Buchpreisbindung sind Gutscheine nicht auf Bücher, eBooks, Presse einlösbar), tolino eReader & Zubehör, Abonnements & Flatrates, Geschenkkarten, Versandkosten und Services

Produktbild: Deep-Submicron CMOS

Deep-Submicron CMOS

203,99 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

23.08.2006

Verlag

John Wiley & Sons Inc

Seitenzahl

280

Maße (L/B/H)

24/16,1/2 cm

Gewicht

589 g

Auflage

1. Auflage

Sprache

Englisch

ISBN

978-0-471-77255-2

Beschreibung

Produktdetails

Einband

Gebundene Ausgabe

Erscheinungsdatum

23.08.2006

Verlag

John Wiley & Sons Inc

Seitenzahl

280

Maße (L/B/H)

24/16,1/2 cm

Gewicht

589 g

Auflage

1. Auflage

Sprache

Englisch

ISBN

978-0-471-77255-2

Herstelleradresse

Libri GmbH
Europaallee 1
36244 Bad Hersfeld
DE

Email: GPSR Kontakt

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

Die Leseprobe wird geladen.
  • Produktbild: Deep-Submicron CMOS
  • PREFACE.
     
    1 INTRODUCTION.
     
    1.1 Frequency Synthesis.
     
    1.2 Frequency Synthesizer as an Integral Part of an RF Transceiver.
     
    1.3 Frequency Synthesizers for Mobile Communications.
     
    1.4 Implementation of an RF Synthesizer.
     
    2 DIGITALLY CONTROLLED OSCILLATOR.
     
    2.1 Varactor in a Deep-Submicron CMOS Process.
     
    2.2 Fully Digital Control of Oscillating Frequency.
     
    2.3 LC Tank.
     
    2.4 Oscillator Core.
     
    2.5 Open-Loop Narrowband Digital-to-Frequency Conversion.
     
    2.6 Example Implementation.
     
    2.7 Time-Domain Mathematical Model of a DCO.
     
    2.8 Summary.
     
    3 NORMALIZED DCO.
     
    3.1 Oscillator Transfer Function and Gain.
     
    3.2 DCO Gain Estimation.
     
    3.3 DCO Gain Normalization.
     
    3.4 Principle of Synchronously Optimal DCO Tuning Word Retiming.
     
    3.5 Time Dithering of DCO Tuning Input.
     
    3.6 Implementation of PVT and Acquisition DCO Bits.
     
    3.7 Implementation of Tracking DCO Bits
     
    3.8 Time-Domain Model.
     
    3.9 Summary.
     
    4 ALL-DIGITAL PHASE-LOCKED LOOP.
     
    4.1 Phase-Domain Operation.
     
    4.2 Reference Clock Retiming.
     
    4.3 Phase Detection.
     
    4.4 Modulo Arithmetic of the Reference and Variable Phases.
     
    4.5 Time-to-Digital Converter.
     
    4.6 Fractional Error Estimator.
     
    4.7 Frequency Reference Retiming by a DCO Clock.
     
    4.8 Loop Gain Factor.
     
    4.9 Phase-Domain ADPLL Architecture.
     
    4.10 PLL Frequency Response.
     
    4.11 Noise and Error Sources.
     
    4.12 Type II ADPLL.
     
    4.13 Higher-Order ADPLL.
     
    4.14 Nonlinear Differential Term of an ADPLL.
     
    4.15 DCO Gain Estimation Using a PLL.
     
    4.16 Gear Shifting of PLL Gain.
     
    4.17 Edge Skipping Dithering Scheme (Optional).
     
    4.18 Summary.
     
    5 APPLICATION: ADPLL-BASED TRANSMITTER.
     
    5.1 Direct Frequency Modulation of a DCO.
     
    5.2 Just-in-Time DCO Gain Calculation.
     
    5.3 GFSK Pulse Shaping of Transmitter Data.
     
    5.4 Power Amplifier.
     
    5.5 Digital Amplitude Modulation.
     
    5.6 Going Forward: Polar Transmitter.
     
    5.7 Summary.
     
    6 BEHAVIORAL MODELING AND SIMULATION.
     
    6.1 Simulation Methodology.
     
    6.2 Digital Blocks.
     
    6.3 Support of Digital Stream Processing.
     
    6.4 Random Number Generator.
     
    6.5 Time-Domain Modeling of DCO Phase Noise.
     
    6.6 Modeling Metastability in Flip-Flops.
     
    6.7 Simulation Results.
     
    6.8 Summary.
     
    7 IMPLEMENTATION AND EXPERIMENTAL RESULTS.
     
    7.1 DSP and Its RF Interface to DRP.
     
    7.2 Transmitter Core Implementation.
     
    7.3 IC Chip.
     
    7.4 Evaluation Board.
     
    7.5 Measurement Equipment.
     
    7.6 GFSK Transmitter Performance.
     
    7.7 Synthesizer Performance.
     
    7.8 Synthesizer Switching Transients.
     
    7.9 DSP-Driven Modulation.
     
    7.10 Performance Summary.
     
    7.11 Summary.
     
    APPENDIX A: SPURS DUE TO DCO SWITCHING.
     
    A.1 Spurs Due to DCO Modulation.
     
    APPENDIX B: GAUSSIAN PULSE-SHAPING FILTER.
     
    APPENDIX C: VHDL SOURCE CODE.
     
    C.1 DCO Level 2.
     
    C.2 Period-Controlled Oscillator.
     
    C.3 Tactical Flip-Flop.
     
    C.4 TDC Pseudo-Thermometer Output Decoder.
     
    REFERENCES.
     
    INDEX.