Vor Ort
Merkzettel Warenkorb
Produktbild: VLSI 2010 Annual Symposium
Band 105

VLSI 2010 Annual Symposium Selected papers

Aus der Reihe Lecture Notes in Electrical Engineering

213,99 €

inkl. gesetzl. MwSt.

Beschreibung

Produktdetails

Format

PDF

Kopierschutz

Nein

Family Sharing

Nein

Text-to-Speech

Nein

Erscheinungsdatum

08.09.2011

Herausgeber

Nikolaos Voros + weitere

Verlag

Springer Netherlands

Seitenzahl

346 (Printausgabe)

Dateigröße

12167 KB

Sprache

Englisch

EAN

9789400714885

Beschreibung

Produktdetails

Format

PDF

eBooks im PDF-Format haben eine festgelegte Seitengröße und eignen sich daher nur bedingt zum Lesen auf einem tolino eReader oder Smartphone. Für den vollen Lesegenuss empfehlen wir Ihnen bei PDF-eBooks die Verwendung eines Tablets oder Computers.

Kopierschutz

Nein

Dieses eBook können Sie uneingeschränkt auf allen Geräten der tolino Familie, allen sonstigen eReadern und am PC lesen. Das eBook ist nicht kopiergeschützt und kann ein personalisiertes Wasserzeichen enthalten. Weitere Hinweise zum Lesen von eBooks mit einem personalisierten Wasserzeichen finden Sie unter Hilfe/Downloads.

Family Sharing

Nein

Mit Family Sharing können Sie eBooks innerhalb Ihrer Familie (max. sechs Mitglieder im gleichen Haushalt) teilen. Sie entscheiden selbst, welches Buch Sie mit welchem Familienmitglied teilen möchten. Auch das parallele Lesen durch verschiedene Familienmitglieder ist durch Family Sharing möglich. Um eBooks zu teilen oder geteilt zu bekommen, muss jedes Familienmitglied ein Konto bei Thalia oder einem anderen tolino-Buchhändler haben. Weitere Informationen finden Sie unter Hilfe/Family-Sharing.

Text-to-Speech

Nein

Bedeutet Ihnen Stimme mehr als Text? Mit der Funktion Text-to-Speech können Sie sich im tolino webReader und in der aktuellen Thalia – Lesen & Hören App das eBook vorlesen lassen. Weitere Informationen finden Sie unter Hilfe/Text-to-Speech.

Barrierefreiheit
  • keine Information zur Barrierefreiheit bekannt

Erscheinungsdatum

08.09.2011

Herausgeber

Verlag

Springer Netherlands

Seitenzahl

346 (Printausgabe)

Dateigröße

12167 KB

Sprache

Englisch

EAN

9789400714885

Kundinnen und Kunden meinen

0 Bewertungen

Informationen zu Bewertungen

Zur Abgabe einer Bewertung ist eine Anmeldung im Konto notwendig. Die Authentizität der Bewertungen wird von uns nicht überprüft. Wir behalten uns vor, Bewertungstexte, die unseren Richtlinien widersprechen, entsprechend zu kürzen oder zu löschen.

Die Bewertungen sind nach Format, Anzahl Sterne und Datum sortiert.

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kund*innen durch Ihre Meinung

Kundinnen und Kunden meinen

0 Bewertungen filtern

Weitere Artikel finden Sie in
  • Produktbild: VLSI 2010 Annual Symposium
  • 1. Intelligent NOC Hotspot Prediction.- 2. Accurate Asynchronous Network-on-Chip Simulation Based on a Delay-Aware Model.- 3. Trust Management Through Hardware Means: Design Concerns and Optimizations.- 4. MULTICUBE: Multi-Objective Design Space Exploration of Multi-Core Architectures.- 5. 2PARMA: Parallel Paradigms and Run-time Management Techniques for Many-Core Architectures.- 6. Adaptive Task Migration Policies for Thermal Control in MPSoCs.- 7. A High Level Synthesis Exploration Framework with Iterative Design Space Partitioning.- 8. A Scalable Bandwidth Aware Architecture for Connected Component Labelling.- 9. The SATURN Approach to SysML-based HW/SW Codesign.- 10. Mapping Embedded Applications on MPSoC - The MNEMEE approach.- 11. The MOSART Mapping Optimisation for Scalable Multi-core ARchiTecture.- 12. XMSIM: EXtensible Memory SIMulator for Early Memory Hierarchy Evaluation.- 13. Self-Freeze Linear Decompressors: Test Pattern Generators for Low Power Scan Testing.- 14. SUT-RNS Forward and Reverse Converters.- 15. Off-Chip SDRAM Access Through Spidergon STNoC.- 16. Digital Microfluidic Biochips: A Vision for Functional Diversity and More than Moore.- 17. FPGA Startup through Sequential Partial and Dynamic Reconfiguration.- 18. Two Dimensional Dynamic Multigrained Reconfigurable Hardware.- 19. System Level Design for Embedded Reconfigurable Systems using MORPHEUS Platform.- 20. New Dimensions in Design Space and Runtime Adaptivity for Multiprocessor Systems through Dynamic and Partial Reconfiguration: The RAMPSoC Approach.