Produktbild: Testing for Small-Delay Defects in Nanoscale CMOS Integrated Circuits

Testing for Small-Delay Defects in Nanoscale CMOS Integrated Circuits

139,99 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

29.03.2017

Abbildungen

schwarz-weiss Illustrationen

Herausgeber

Sandeep K. Goel + weitere

Verlag

Taylor & Francis

Seitenzahl

264

Maße (L/B/H)

23,4/15,6/1,4 cm

Gewicht

406 g

Sprache

Englisch

ISBN

978-1-138-07577-1

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

29.03.2017

Abbildungen

schwarz-weiss Illustrationen

Herausgeber

Verlag

Taylor & Francis

Seitenzahl

264

Maße (L/B/H)

23,4/15,6/1,4 cm

Gewicht

406 g

Sprache

Englisch

ISBN

978-1-138-07577-1

Herstelleradresse

Libri GmbH
Europaallee 1
36244 Bad Hersfeld
DE

Email: gpsr@libri.de

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

Die Leseprobe wird geladen.
  • Produktbild: Testing for Small-Delay Defects in Nanoscale CMOS Integrated Circuits
  • Fundamentals of Small-Delay Defect Testing. Timing-Aware ATPG: K Longest Paths. Timing-Aware ATPG. Faster-than-At-Speed: Faster-than-at-Speed Test for Screening Small-Delay Defects. Circuit Path Grading Considering Layout, Process Variations, and Cross Talk. Alternative Methods: Output Deviations-Based SDD Testing. Hybrid/Top-off Test Pattern Generation Schemes for Small-Delay Defects. Circuit Topology-Based Test Pattern Generation for Small-Delay Defects. SDD Metrics: Small-Delay Defect Coverage Metrics. Conclusion. References.