Produktbild: Architecture of Computing Systems
Band 12800

Architecture of Computing Systems 34th International Conference, ARCS 2021, Virtual Event, June 7–8, 2021, Proceedings

49,99 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

15.07.2021

Herausgeber

Christian Hochberger + weitere

Verlag

Springer

Seitenzahl

229

Maße (L/B/H)

23,5/15,5/1,4 cm

Gewicht

382 g

Auflage

1st ed. 2021

Sprache

Englisch

ISBN

978-3-030-81681-0

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

15.07.2021

Herausgeber

Verlag

Springer

Seitenzahl

229

Maße (L/B/H)

23,5/15,5/1,4 cm

Gewicht

382 g

Auflage

1st ed. 2021

Sprache

Englisch

ISBN

978-3-030-81681-0

Herstelleradresse

Springer-Verlag KG
Sachsenplatz 4-6
1201 Wien
AT

Email: GPSR Kontakt

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: Architecture of Computing Systems
  • Memory Organization.- Locality: The 3rd Wall and The Need for Innovation in Parallel Architectures.- Static extraction of memory access profiles for multi-core interference analysis of real-time tasks.- Transparent Resilience for Approximate DRAM.- Heterogeneous Computing.- Automatic Mapping of Parallel Pattern-based Algorithms on Heterogeneous Architectures.- Assessing and Improving the Suitability of Model-Based Design for GPU-Accelerated Railway Control Systems.- DRT: A Lightweight Runtime for Developing Benchmarks for a Dataflow Execution Model.- Instruction Set Transformations.- Performance Gain of a Data Flow Oriented ISA as Replacement for Java Bytecode.- Towards Transparent Dynamic Binary Translation from RISC-V to a CGRA.- Organic Computing.- An Organic Computing System for Automated Testing.- Evaluating a Priority-Based Task Distribution Strategy for an Artificial Hormone System.- Low Power Design.- Streamlining the OpenMP Programming Model on Ultra-Low-Power Multi-Core MCUs.- Energy Efficient Power-Management for Out-of-Order Processors using Cyclic Power-Gating.- VEFRE Workshop.- BCH 2-Bit and 3-Bit Error Correction with Fast Multi-Bit Error Detection.- Evaluating Soft Error Mitigation Trade-offs During Early Design Stages.