• Produktbild: VLSI-SoC: Design Trends
  • Produktbild: VLSI-SoC: Design Trends
Band 621 - 13%

VLSI-SoC: Design Trends 28th IFIP WG 10.5/IEEE International Conference on Very Large Scale Integration, VLSI-SoC 2020, Salt Lake City, UT, USA, October 6–9, 2020, Revised and Extended Selected Papers

13% sparen

119,99 € UVP 139,09 €

inkl. gesetzl. MwSt., Versandkostenfrei


Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

15.07.2022

Abbildungen

XVIII, 364 p. 209 illus., 139 illus. in color.

Herausgeber

Andrea Calimera + weitere

Verlag

Springer

Seitenzahl

364

Maße (L/B/H)

23,5/15,5/2,1 cm

Gewicht

581 g

Auflage

22001 Auflage 1st ed. 2021

Sprache

Englisch

ISBN

978-3-030-81643-8

Beschreibung

Produktdetails

Einband

Taschenbuch

Erscheinungsdatum

15.07.2022

Abbildungen

XVIII, 364 p. 209 illus., 139 illus. in color.

Herausgeber

Verlag

Springer

Seitenzahl

364

Maße (L/B/H)

23,5/15,5/2,1 cm

Gewicht

581 g

Auflage

22001 Auflage 1st ed. 2021

Sprache

Englisch

ISBN

978-3-030-81643-8

Herstelleradresse

Springer-Verlag GmbH
Tiergartenstr. 17
69121 Heidelberg
DE

Email: ProductSafety@springernature.com

Noch keine Bewertungen vorhanden

Verfassen Sie die erste Bewertung zu diesem Artikel

Helfen Sie anderen Kundinnen und Kunden durch Ihre Meinung.

Kundinnen und Kunden meinen

Bewertungen (0)

  • Produktbild: VLSI-SoC: Design Trends
  • Produktbild: VLSI-SoC: Design Trends

  • Low-Power High-Speed ADCs for ADC-Based Wireline Receivers in 22nm FDSOI
    .-
    A 125 pJ/b Mixed-Mode MCMC MIMO Detector with Relaxed DSP
    .-
    Low Power Current-Mode Relaxation Oscillators for Temperature and Supply Voltage Monitoring
    .-
    Fully-Autonomous SoC Synthesis using Customizable Cell-Based Analog and Mixed-signal Circuits Generation.- Assessing the Configuration Space of the Open Source NVDLA Deep Learning Accelerator on a Mainstream MPSoC Platform
    .-
    SAT-Based Mapping of Data-Flow Graph onto Coarse-Grained Reconfigurable Array.- Learning Based Timing Closure on Relative Timed Design
    .-
    Multilevel Signalling for High-Speed Chiplet-to-Chiplet Communication
    .-
    From Informal Specifications to an ABV Framework for Industrial Firmware Verification
    .-
    Modular Functional Testing: Targeting the Small Embedded Memories in GPUs.- RAT: A Lightweight Architecture Independent System-level Soft Error Mitigation Technique
    .-
    SANSCrypt: Sporadic-Authentication-Based Sequential Logic Encryption
    .-
    3D Nanofabric: Layout Challenges and Solutions for Ultra-Scaled Logic Designs.- 3D Logic Cells Design and Results Based on Vertical NWFET Technology Including Tied Compact Model.- Statistical Array Allocation and Partitioning for Compute In-Memory Fabrics
    .-
    A Technology Backward-Compatible Compilation Flow for Processing-In-Memory
    .